En un sistema de computo, los diversos subsistemas deben tener conexión entre si; por ejemplo, la memoria y la CPU necesitan comunicarse, así como la CPU y los dispositivos de E/S. Esto, normalmente, se realiza con un bus. El bus sirve como enlace de comunicación compartido entre los subsistema. Las dos ventajas principales de la organización del bus son su bajo costo y su versatilidad. Al definir un sencillo esquema de interconexión, se pueden añadir fácilmente nuevos dispositivos y los periféricos pueden incluso compartirse entre subsistemas de computadoras que utilicen un bus común. El costo seria bajo, ya que un simple conjunto de cables es una ruta o camino múltiple compartido por todos los que se conectan a este conjunto.
Los dos tipos de conexiones más comunes son; primero, todos los elementos comparten un bus común, como se muestra en la figura 1.20, en este caso solamente dos subsistema pueden comunicarse entre si; segundo, en sistemas mas complejos se pueden tener dos o mas buses, en la figura 1.21, tenemos dos buses que son compartidos, uno es usado para comunicar la CPU y la memoria y el otro para el procesador de E/S y un conjunto de dispositivos de E/S.
Figura 1.20 Método de comunicación con bus compartido. 
Figura 1.21 Método de comunicación con buses separados.Desglosando en mayor detalle, tenemos que el método de comunicación con bus compartido se puede representar más en detalle, como se muestra en la figura 1.22
Figura 1.22 Típico bus estándar en un sistema de computo.
Un bus de comunicación entre los componente de un sistema de computo, consta de tres secciones principales que son: el bus de direcciones, el de datos y el de control, como se observa en la figura 1.23.
Figura 1.23 Secciones dentro del bus de comunicaciones,
a) las tres secciones de un bus, b) representación alternativa para las secciones del inciso a).
La serie de microprocesadores del 8080 al 80486nos muestran un ejemplo de la estructura del bus para memoria y E/S, en la figura 1.24 se muestra en forma esquemática y en la figura 1.25 se presenta con el número de líneas requeridas por cada sección del bus.
Figura 1.24 Estructura de las secciones para memoria y E/S en el bus principal.
Figura 1.25 Buses de las secciones de memoria y E/S para la serie de
microprocesadores de Intel.
La implementación física de la interfase que controla los dispositivos periféricos de E/S, se puede visualizar en la figura 1.26, que muestra como la tarjeta de interfase de dispositivos de E/S se conecta al bus principal del tablero principal.
Figura 1.26 Conexión física de la tarjeta controladora de dispositivos
de E/S en el tablero principal.
de E/S en el tablero principal.